This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

(19) JAPANESE PATENT OFFICE

Official Gazette for Laid-Open Patent Applications

- (11) Japanese Laid-Open Patent Application (Kokai) No. 53[1978]-90,835
- (43) Laying-Open Date: 10 August 1978

(51)	Int.Cl. ²	Ident. Symbols	(52) Japanese Class.	Internal Office Nos.
	K 19/00 C 17/00		97(7) E 41 97(7) C 5	7257-56 7010-56

Request for Examination: Requested

Number of Inventions: 1 (Total of 3 pages)

- (54) Title of the Invention: An MIS Type Level Shifter
- (21) Application No.: 52[1977]-4931
- (22) Application Date: 21 January 1977
- (72) Inventor: Naoki Yashiki

c/o Musashi Plant, Hitachi Seisakujo Company, Ltd.

1450 Josuihon-cho, Kodaira-shi

(72) Inventor: Isamu Kobayashi

c/o Musashi Plant, Hitachi Seisakujo Company, Ltd.

1450 Josuihon-cho, Kodaira-shi

(71) Applicant: Hitachi Seisakujo Company, Ltd.

5-1 Marunouchi 1-chome, Chiyoda-ku, Tokyo-to

(74) Agent: Toshiyuki Susukida, Patent Attorney

Specification

Title of the Invention: An MIS Type Level Shifter

Claim

1. An MIS type level shifter which has a flip-flop circuit in which the output of a first inverter is applied to the input terminal of a second inverter and the output of the second inverter is applied to the input terminal of the first inverter and a sampling circuit which samples the signal by means of a sampling pulse, one of the pair of outputs in this sampling circuit being connected to the other input terminal of the aforementioned first inverter and the other of the aforementioned pair of outputs being connected to the other input terminal of the aforementioned second inverter.

Detailed Description of the Invention

This invention relates to a MIS (metal insulator semiconductor) type level shifter.

When, for example, the level of output of a ROM (Read Only Memory) is shifted in an electronic watch or electronic desktop calculator and when this ROM is performing static circuit operations, as shown in Figure 5(b), the level can be shifted even if sampling is not performed by the latch circuit.

However, with the requirements for making chips smaller and for integration, there is a demand for constructing the ROM with dynamic type circuits of a high degree of integration (for example, a vertical ROM).

In static circuits, information is integrated in a capacitor. For this reason, as shown in Figure 5(a), the output level is slowly decreased by leaks of integrated information. In particular, because electronic watches and electronic desktop calculators operate at low frequencies, the decrease in output level is marked.

Consequently, when, for example, ROMs are constructed with dynamic circuits in response to the demand for smaller devices, in a state in which the ROM output is not decreased below a fixed level, the output is latched and it is necessary to shift the output level.

The object of this invention is to provide a level shifter that has this latch function, in turn, providing dynamic electron devices that operate at a low frequency dynamic, and, by this means, seeking to decrease chip size and achieve a higher degree of circuit integration.

One mode of execution of this invention for the purpose of achieving this object is a device which has a flip-flop circuit in which the output of a first inverter is applied to the input terminal of a second inverter and the output of the second inverter is applied to the input terminal of the first inverter and a sampling circuit which samples the signal by means of a sampling pulse so that one of the pair of outputs in this sampling circuit is applied to the other input terminal of the aforementioned first inverter and the other of the aforementioned pair of outputs is applied to the other input terminal of the aforementioned second inverter.

We shall now describe this invention by means of an example.

Figure 1 is a circuit diagram that shows an example in which this invention is used in a complementary MIS-IC and Figure 2 is a timer chart diagram in this circuit.

 M_1 to M_6 are MISFETs of which the flip-flop is constructed. M_1 is an N-channel type MISFET which serves as the load device of the first inverter, M_2 is a N-channel MISFET that serves as the load device of the second inverter, M_3 and M_4 are P-channel type MISFETs that serve as the drive devices of the first inverter and M_5 and M_6 are P-channel type MISFETs that serve as the drive devices of the second inverter.

With an ordinary level shifter, the outputs of each inverter should be higher than the threshold voltages of the MISFETs M_1 and M_2 . However, in the flip-flop of this example, the output levels of each inverter must be higher than the logic threshold voltages of the inverters. For this reason, it is necessary to set W/L in the MISFETs M_1 and M_4 and M_2 and M_6 .

NANDs 1 and 2 and the inverter Inv form the sampling circuit.

In this example, the output of the ROM is sent directly to the flip-flop that is constituted of M_1 through M_6 as the paired signals a and b at a specified timing by the sample pulse ϕ and the flip-flop is controlled by the signals a and b.

In this way, the ROM is constructed of a dynamic circuit, and, even though the output level is slowly decreased, the ROM output is only introduced during timing when the output level is not particularly low, whereas at other times the ROM output is not introduced. As a result, error operations of the flip-flop for level shifts attributable to a decrease in output level can be prevented and the

output level can be shifted without failure from -Vss to -Vgg. Thus, latching of the sampled signals can be performed by using the flip-flop for level shift as is without establishing a special latch circuit. Therefore, the number of elements is not increased to no purpose in order to achieve prevention of error operations.

Figure 3 shows an example in which a latch circuit is installed separately from the flip-flop.

The clocked inverters CInv1 and 2 and the inverter Inv2 form the latch circuit. Therefore, when the signal for sampling ϕ is introduced, the ROM output is introduced into the flip-flop comprised of Inv2 and CInv 2 through CInv1 and latching is effected. The output of the flip-flop for latching is inverted by Inv3 and this inverted output a together with output b, which has further inverted the inverted output a are applied to the flip-flop for the level shift that is constructed of M_7 through M_{10} .

This flip-flop for the level shift is comprised of a first inverter that is constructed of an N-channel MISFET M_7 for loading and of a P-channel MISFET M_9 for drive and of a second inverter that is constructed of an N-channel MISFET M_8 for loading and of a P-channel MISFET M_{10} for drive. For the first inverter, the signal a is applied to M_9 and the output of the second inverter is applied to M_7 . For the second inverter, the signal b is applied to M_{10} and the output of the first inverter is applied to M_8 .

It goes without saying that, by means of this circuit, the output of the dynamic ROM can undergo level shift without impediment.

In either of the two examples, as shown in Figure 4, the ROM3 is latched in the latch circuit 2 by the pulse for sampling ϕ , and the level can be shifted by the level shift component 1 without causing a decrease of the output level.

Consequently, no impediment arises to constructing circuits that operate with low frequency signals with dynamic devices and error operations can be prevented and a smaller size can be achieved.

This invention can be used effectively in level shifters in devices that use dynamic logic.


Brief Explanation of the Figures

Figure 1 is a circuit diagram of an example of this invention, Figure 2 is a timing chart diagram of the circuit of Figure 1, Figure 3 is a circuit diagram of another example of this invention, Figure 4 is a block diagram of an application example of this invention, Figure 5(a) is an output waveform diagram of a dynamic circuit and (b) is an output waveform diagram of a dynamic of a dynamic circuit.

1 -- level shift component; 2 -- latch component; 3 -- ROM; M_{1-10} -- MISFETs; Inv1 to 4 -- inverters; CInv 1, 2 -- clocked inverters; NAND 1, 2 -- NAND circuits.


Agent: Toshiyuki Susukida, Patent Attorney

Figure 1




Top left: ROM output
Bottom left: circuit of -Vss power source Right: circuit of -Vgg power source

Figure 2




Top left: ROM output ROM output

Figure 3




Top: circuit of -Vss power source Left: ROM output Bottom: circuit of -VGG power source

Figure 4



In figure: ROM output

Figure 5



DIALOG(R)File 347:JAPIO (c) 2001 JPO & JAPIO. All rts. reserv.

00288835 MIS-TYPE LEVEL SHIFTER

PUB. NO.: 53-090835 [JP 53090835 A] PUBLISHED: August 10, 1978 (19780810)

INVENTOR(s): YASHIKI NAOKI KOBAYASHI ISAMU

APPLICANT(s): HITACHI LTD [000510] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.: 52-004931 [JP 774931] FILED: January 21, 1977 (19770121)

ABSTRACT

PURPOSE: To realize a dynamic electronic equipment by providing a flip-flop circuit comprising through application of the inverter output and a sampling circuit which samples the signal.

19日本国特許庁

公開特許公報

⑩特許 出願公開

昭53—90835

①Int. Cl.²H 03 K 19/00G 11 C 17/00

識別記号

50日本分類 97(7) E 41

97(7) C 5

庁内整理番号 7257-56 7010-56 砂公開 昭和53年(1978)8月10日 ·

発明の数 1 審査請求 有

(全 3 頁)

匈MIS型レベルシフタ

20特

頁 昭52-4931

22出

图52(1977)1月21日

加発 明 者

屋鋪直樹 小平市上水本町1450番地 株式

会社日立製作所武蔵工場内

⑫発 明 者 小林勇

小平市上水本町1450番地 株式

会社日立製作所武蔵工場内

切出 願 人 株式会社日立製作所

東京都千代田区丸の内一丁目 5

番1号

迎代 理 人 弁理士 薄田利幸

明 紐 春

発明の名称 MIB型レベルシフタ

特許請求の範囲

1. 第1のインバータの出力を第2のインバータの一方の入力端子に、第2のインバータの出力を第1のインバータの一方の入力端子に印加してなるフリップフロップ回路及びサンプル同路を有パルスによつて信号をサンプルするサンブル回路を有り、とのサンブル回路における一対の出力の一方を上配第1のインバータの他方の入力端子に、上記一対の出力の他方を上配第2のインバータの他方の入力端子にそれぞれ接続してなるMIB型レベルシフタ。

発明の詳細な説明

本発明はMIB(Metal Insulator Semic-onductor)型レベルシフタに関するものである。 電子時計、電子卓上計算機等において例えば ROM(Read Only Memory) の出力のレベル をシフトする場合、とのROMがスターティック 次回路動作をするものであれば、その出力波形は 第 5 図OVに示すよりになり、特にラン チ回路でサ ンプリングしたくでもレベルをシフト することが できる。

しかるに、チップの小型化、集積化の要開に伴い、ROM等を集積度の高いダイナミック型の回路(例えば凝型ROM)で構成することが要開されている。

ダイナミック型回路においては、情報をキャパシタに審徴させるので第5図(a)に示すように審徴情報のリークによつて序々に出力レベルが低下する。殊に、電子時計、電子卓上計算機等は低い周波数で動作するから出力レベルの低下が顕著である。

したがつて、装置の小型化の要開に 応えるべく 例えばROMをダイナミック型回路 で 構成した場合、ROMの出力が一定レベル以下に 低下しない 状態でその出力をラッチし、出力レベ ルをシフト することが必要となる。

本発明はかかるラッチ根能を有する レベルシフタを投供することを目的とし、延いて は低い周波

· ·

数で動作する電子装置のボイナミック化を図り、 もつてチップサイズの減少、回路の高無額化を図っ ることを目的とする。

上記目的を達成するための本発明の一案施履様は、第1のインパータの出力を第2のインパータのの力を第2のインパータのの入力端子に、第2のインパータの加してを第1のインパータの一方の入力端子に印刷になける一対の出力の他方を上記第2のインパータの他方の入力端子に印加するようにしてなるものである。

・ 以下本発明を奥施例により説明する。

第1図は本発明をコンプリメンタリMIB-IOに適用した一実施例を示す回路図、第2図は その回路におけるタイムチャート図である。

Minuxitalnップフロップを構成する
Minuxitalnoインパータの負荷
手段となる Nゲヤンネル型 Minuxitalnot

特開 昭53-90835(2)

2のインパータの食荷手段となるNテヤンネル MIBPBT、Ms,Miは第1のインパータの駆動手段となるPテヤンネル型MISPBT、Ms, M,は第2のインパータの駆動手段となるPテヤンネル型MISPBTである。

なか、通常のレベルシフタであれば、各インベータの出力はMIBPBTM、M:のスレッショールド電圧より高ければよいが、 本実施例に係るフリップフロップにおいては各 インバータのロジックスレッシュホールド電圧より高くしなければならず、 そのため、MIBPBTM、とM・又はM:とM・とにおけるW/Lを設定する必要がある。

NAND1・2 及びインパータInvはサンブリン。 グ回路を構成するものである。

本実施例はROM(図示せず)の出力をサンプルベルスをにより特定タイミング に一対の信号 a. b として M , 一 M 。で病成された フリンプフロップに直接送出し、信号 a , b によ りフリップフロップを制御する。

このようにすれば、ROMがダイナミックク型では、ROMがダイナミに低りにすれば、ROMが終末に低りになった。 出力レベルが終れるとしても、出力レベルがROMがある。 出力した。 というないときのタイミングでは、出力したがでは、出力した。 というないとないととには、カーマのののであった。 サング にいった できる アンストラック でいった できない サング にいった できない かん という いっと はいいん という はいいん できる かん にまる はいいん できる かん にまる はない。

第3図はラッチ回路をフリップフロップとは別 個に限けた突施例を示すものである。

クロックドインパータ CInv1,2及びインパータ Inv2 はランチ回路を構成するもので、サンブル用を個母が入つたとき CInv1を適じて ROM の出力をInv2と OInv2とからなるフリップフ

ロップに取り込み、ラッチするものである。 Inv 3 によりラッチ用フリップフロッ プの出力を反転し、その反転出力 a をさらに反転した出力 b とを M , ~ M ioに より構成されたレベルシフト P フリップフロップ に印加する。

たのレベルシフト用フリップフロップは、負荷用NチャンネルMISPETM,と駆動用PチャンネルMISPETM,と駆動用PチャンネルMISPETM。と駆動用PチャンネルMISPETM。と駆動用PチャンネルMISPETM。と認動用PチャンネルMISPETM。とによつて榕成された第2のインバータとからなる。第1のインバータについては、信号のをM、に印加するものインバータの出力をM、に印加するものである。


との回路によつても、ダイナミ ツ 夕型 R O M の 出力を支障なくレベルシフトする こ とができるこ こというまでもない。


両方のいずれの奥姫例において も 篤 4 図に示す

ように、ROM3の出力をサンプル用ペルス乡に よつてラッチ回路2でラッチし、出力レベルを低 下させることなくレベルシフト部1でレベルをシ フトすることができ、餌動作を防止できる。

したがつて、低周波の信号で動作する回路をダイナミック型のもので構成することに支険が生じなくなり、小型化を図ることができるのである。 本発明はダイナミック論理を利用した装置にかけるレベルシフタに有効に適用することができる。 図面の簡単な説明


第1図は本発明の一実施例に係る回路図、第2 図は第1図の回路のタイムチャート図、第3図は本発明の他の実施例に係る回路図、第4図は本発明の応用例のプロック図、第5図(a)はダイナミック型回路の出力波形図、(b)はダイナミック型回路の出力波形図である。







-VSS 電深の回 5谷



-VOG電源の回路

第 4 図

